微機(jī)原理總結(jié)

第二章微型計(jì)算機(jī)概論1、馮諾依曼提出的計(jì)算機(jī)組成和工作方式的基本思想：（1）計(jì)算機(jī)由運(yùn)算器（完成各種算數(shù)和邏輯運(yùn)算的部件）、控制器（能發(fā)出各種控制信息，使計(jì)算機(jī)協(xié)調(diào)工作的部件）、存儲(chǔ)器（能記憶程序和數(shù)據(jù)的不見）、輸入（能將程序和數(shù)據(jù)輸入的設(shè)備）和輸出設(shè)備（能將結(jié)果數(shù)據(jù)和其他信息輸出的部件）五大部分組成。

（2）數(shù)據(jù)和指令以二進(jìn)制代碼形式不加區(qū)別地存放在存儲(chǔ)器中，地址碼也為二進(jìn)制形式；計(jì)算機(jī)能自動(dòng)區(qū)分指令和數(shù)據(jù)。

（3）編寫好的程序事先存入存儲(chǔ)器。控制器根據(jù)存放在存儲(chǔ)器中的指令序列即程序來工作，由程序計(jì)數(shù)器（PC,ProgramCounter）控制指令的執(zhí)行順序�？刂破骶哂信袛嗄芰�，能根據(jù)計(jì)算結(jié)果選擇不同的動(dòng)作流程。2、8086可用20位地址尋址1M字節(jié)的內(nèi)存空間，但8086內(nèi)部所有的寄存器都是16位的，8086CPU采用段地址、段內(nèi)偏移地址兩級(jí)存儲(chǔ)器尋址方式，由一個(gè)20位地址加法器來根據(jù)16位段地址和16位段內(nèi)偏移地址計(jì)算出20位的物理地址。20位物理地址的獲得方法是：將CPU中的16位的段寄存器內(nèi)容左移4位（×16，或?qū)懗伞?0H）得到該段的20位物理地址，與16位的邏輯地址（又稱偏移地址，即所尋址單元相對(duì)段首的偏移量）在地址加法器內(nèi)相加，得到所尋址單元的20位物理地址。根據(jù)尋址方式的不同，偏移地址可以來自指令指針寄存器（IP）或其他寄存器。物理地址＝段基址×10H＋偏移地址

3、8086存儲(chǔ)器操作采用了典型的存儲(chǔ)器分段技術(shù)，采用段地址加段內(nèi)偏移地址的二級(jí)尋址方式。采用分段方法進(jìn)行組織有以下好處：首先，可以使指令系統(tǒng)中的大部分指令只涉及16位地址，這減少了指令長度，提高了執(zhí)行程序的速度；此外，內(nèi)存分段也為程序的浮動(dòng)裝配創(chuàng)造了條件。第三章8086\\8088指令系統(tǒng)與尋址方式

1、8086匯編語言指令的尋址方式有數(shù)據(jù)尋址、轉(zhuǎn)移地址尋址、I/O尋址三大類。其中數(shù)據(jù)尋址方式有基本的7種：立即尋址、寄存器尋址、直接尋址、寄存器間接尋址、寄存器相對(duì)尋址、基址變址尋址、相對(duì)基址變址尋址。后五種為存儲(chǔ)器尋址。立即尋址和寄存器尋址最快，操作數(shù)在寄存器中，寄存器在CPU內(nèi)部，指令執(zhí)行時(shí)，操作就在CPU的內(nèi)部進(jìn)行，不需要訪問存儲(chǔ)器來取得操作數(shù)，因而執(zhí)行速度快。

第四章匯編語言程序設(shè)計(jì)偽指令第五章8085的總線操作和時(shí)序1．時(shí)鐘周期（T狀態(tài)）：計(jì)算機(jī)是一個(gè)復(fù)雜的時(shí)序邏輯電路，時(shí)序邏輯電路都有“時(shí)鐘”信號(hào)。計(jì)算機(jī)的“時(shí)鐘”是由振蕩源產(chǎn)生的、幅度和周期不變的節(jié)拍脈沖，每個(gè)脈沖周期稱為時(shí)鐘周期，又稱為T狀態(tài)。計(jì)算機(jī)是在時(shí)鐘脈沖的統(tǒng)一控制下，一個(gè)節(jié)拍一個(gè)節(jié)拍地工作的。

2．總線周期：當(dāng)CPU訪問存儲(chǔ)器或輸入輸出端口，需要通過總線進(jìn)行讀或?qū)懖僮�。與CPU內(nèi)部操作相比，通過總線進(jìn)行的操作需要較長的時(shí)間。我們把CPU通過總線進(jìn)行某種操作的過程稱為總線周期（BusCycle）。根據(jù)總線操作功能的不同，有多種不同的總線周期。如存儲(chǔ)器讀周期、存儲(chǔ)器寫周期、I/O讀周期、I/O寫周期等。

3．指令周期：每條指令的執(zhí)行包括取指令（fetch）、譯碼（decode）和執(zhí)行（execute）。執(zhí)行一條指令所需要的時(shí)間稱為指令周期（InstructionCycle）。指令周期是由1個(gè)或多個(gè)總線周期組合而成�；蛘哒f，指令周期可以被劃分為若干個(gè)總線周期。8086中不同指令的指令周期是不等長的。4、三態(tài)：高電平、低電平、高阻態(tài)

5、數(shù)據(jù)收發(fā)器：與系統(tǒng)進(jìn)行數(shù)據(jù)傳送的芯片6、地址鎖存器：鎖存地址信息的芯片

7、最小模式：當(dāng)要利用8086構(gòu)成一個(gè)較小的系統(tǒng)時(shí)，在系統(tǒng)中只有8086一個(gè)微處理器，所連的存儲(chǔ)器容量不大、片子不多，所要連的I/O端口也不多，系統(tǒng)中的總線控制電路被減到最少。系統(tǒng)的地址總線可以由CPU的AD0～AD15、A16～A19通過地址鎖存器8282(或74LS373)構(gòu)成；數(shù)據(jù)總線可以直接由AD0～AD15供給，也可以通過發(fā)送/接收接口芯片8286(或74LS245)供給（增大總線的驅(qū)動(dòng)能力）；系統(tǒng)的控制總線就直接由CPU的控制線供給，這種組態(tài)就稱為8086的最小組態(tài)。8、最大模式：最大模式是相對(duì)最小模式而言的。最大模式用在中等規(guī)模的或者大型的8086系統(tǒng)中。若要構(gòu)成的系統(tǒng)較大，就要求有較強(qiáng)的總線驅(qū)動(dòng)能力，這樣8086要通過一個(gè)總線控制器8288來形成各種總線周期，控制信號(hào)由8288供給。在最大模式系統(tǒng)中，總是包含有兩個(gè)以上總線主控設(shè)備，其中一個(gè)就是8086或者8088微處理器，其他的通常是協(xié)處理器，主要有數(shù)值運(yùn)算協(xié)處理器8087、輸入輸出協(xié)處理器8089，它們是協(xié)助微處理器工作的。

9、最小方式下的讀周期：在Ｔ1狀態(tài)--CPU首先要判斷是從存儲(chǔ)器讀取數(shù)據(jù)，還是從Ｉ／Ｏ端口讀取數(shù)據(jù)。在Ｔ2狀態(tài)--BHE/S7及A19/S6~A16/S3引腳上輸出狀態(tài)信息S7~S3；轉(zhuǎn)為高阻，為下面讀出數(shù)據(jù)作準(zhǔn)備。在T3狀態(tài)--被選中存儲(chǔ)單元或Ｉ／Ｏ端口把數(shù)據(jù)送到數(shù)據(jù)總線，以備CPU來讀取。TW狀態(tài)--當(dāng)系統(tǒng)中所用的存儲(chǔ)器或外設(shè)的工作速度較慢，從而不能用最基本的總線周期執(zhí)行讀操作時(shí)，系統(tǒng)中就要用一個(gè)電路來產(chǎn)生READY信號(hào)，通過時(shí)鐘發(fā)生器8284A傳遞給CPU。T4狀態(tài)--在T4狀態(tài)和前一個(gè)狀態(tài)交界的下降沿處，CPU對(duì)數(shù)據(jù)總線進(jìn)行采樣，從而獲得數(shù)據(jù)。

10、最小方式下的寫周期：和讀周期一樣，最基本的寫周期亦由４個(gè)Ｔ狀態(tài)組成．當(dāng)存儲(chǔ)器或外設(shè)端口的工作速度較慢時(shí)，需要在Ｔ3和T4狀態(tài)之間插入一個(gè)或幾個(gè)TW狀態(tài)。在T1狀態(tài)--M/IO變?yōu)橛行�，以指出是�?duì)存儲(chǔ)器還外設(shè)端口進(jìn)行寫操作。在T2狀態(tài)--CPU把要寫入的數(shù)據(jù)，送到AD15~AD0上．同時(shí)在高４位地址／狀態(tài)復(fù)用線上送出狀態(tài)信息S6~S3。在T3狀態(tài)--CPU繼續(xù)提供狀態(tài)信息和數(shù)據(jù)，并維持相關(guān)控制信號(hào)不變。在T4狀態(tài)--CPU完成對(duì)指定的存儲(chǔ)器或外設(shè)端口的數(shù)據(jù)寫入．?dāng)?shù)據(jù)和控制信號(hào)被撤除。第六章半導(dǎo)體存儲(chǔ)器

【例題6.1】某8088系統(tǒng)的存儲(chǔ)器系統(tǒng)如圖所示，圖中8088CPU芯片上的地址、數(shù)據(jù)信號(hào)線經(jīng)鎖存、驅(qū)動(dòng)后成為地址總線A19～A0、數(shù)據(jù)總線D7～D0。U0、U1是兩片EPROM，型號(hào)為27128。U2、U3是兩片RAM，型號(hào)為62256。兩片譯碼器74HC138擔(dān)任片選譯碼。

【例題6.2】試在8088系統(tǒng)（最小組態(tài)）中設(shè)計(jì)256KBRAM、32KEEPROM。RAM區(qū)的首地址為40000H，EEPROM區(qū)的首地址為F8000H。RAM選62512，容量為64KB。EEPROM選用28C256，

IO容量為32KB。/M為低時(shí)選中存儲(chǔ)器。

RAM區(qū)的首地址為40000H，高4位地址線即片外的地址線A19～A16=0100。EEPROM的片選信號(hào)在A19～A15=11111時(shí)被選中。

第七章基本輸入輸出接口

1、I/O接口電路是計(jì)算機(jī)和外設(shè)之間傳送信息的部件，每個(gè)外設(shè)部件都要通過相應(yīng)的接口與系統(tǒng)總線相連，實(shí)現(xiàn)與CPU之間的數(shù)據(jù)交換。接口技術(shù)專門研究CPU和外設(shè)之間的數(shù)據(jù)傳送方式、接口電路的工作原理和使用方法等。主要功能：對(duì)輸入輸出數(shù)據(jù)進(jìn)行緩沖和鎖存；對(duì)信號(hào)的形式和數(shù)據(jù)的格式進(jìn)行變換；對(duì)I/O端口進(jìn)行尋址；提供聯(lián)絡(luò)信號(hào)。2、CPU與外設(shè)之間的數(shù)據(jù)傳輸方式：（1）程序方式：微機(jī)系統(tǒng)與外設(shè)之間的數(shù)據(jù)傳輸過程在程序的控制下進(jìn)行。兩種方式：無條件傳輸（傳輸數(shù)據(jù)的過程中，發(fā)送、接受的數(shù)據(jù)一方不查詢判斷對(duì)方的狀態(tài)）、條件傳輸（查詢方式，CPU不斷讀取并測試外設(shè)的狀態(tài)）；（2）中斷方式：利用中斷來實(shí)現(xiàn)CPU與外設(shè)之間的數(shù)據(jù)傳輸方式；（3）直接存儲(chǔ)器存�。―MA）方式：DMA方式是指不經(jīng)過CPU的干預(yù)，直接在外設(shè)和內(nèi)存之間進(jìn)行數(shù)據(jù)傳輸?shù)姆绞健?次DMA傳輸需要執(zhí)行1個(gè)DMA周期（相當(dāng)于1個(gè)總線讀或?qū)懼芷冢��?/p>

3、端口：每個(gè)I/O接口內(nèi)部一般由3內(nèi)寄存器組成，CPU與外設(shè)進(jìn)行數(shù)據(jù)傳輸時(shí)，各類信息在接口中進(jìn)入不同的寄存器，一般稱這些寄存器為I/O端口。數(shù)據(jù)端口：用于數(shù)據(jù)信息輸入輸出的端口；狀態(tài)端口：CPU通過狀態(tài)端口了解外設(shè)或接口部件本身狀態(tài)；控制端口：CPU通過控制端口發(fā)出控制命令，以控制接口部件或外設(shè)的動(dòng)作。4、I/O的尋址方式：（1）I/O端口與內(nèi)存統(tǒng)一編址：I/O端口與內(nèi)存統(tǒng)一編址，即I/O端口的地址和內(nèi)存的地址在同一個(gè)地址空間內(nèi)。所有訪問內(nèi)存的指令都可訪問I/O端口，其缺點(diǎn)是占去內(nèi)存部分空間且難以區(qū)分某條指令訪問的是內(nèi)存還是I/O端口。（2）I/O端口獨(dú)立編址：I/O端口有獨(dú)立的地址空間，即I/O端口的地址和內(nèi)存的地址不在同一個(gè)地址空間內(nèi)。系統(tǒng)需有專門的輸入/輸出的指令，需要相應(yīng)的控制電路和控制信號(hào)。好處是I/O端口不占用內(nèi)存部分地址空間，缺點(diǎn)是需增加硬件電路的復(fù)雜性，并且I/O指令一般較少、不如訪問內(nèi)存的指令豐富。80X86系列微處理器采用I/O端口獨(dú)立編址方法。第八章中斷

1、中斷：是指CPU中止正在執(zhí)行的程序，轉(zhuǎn)去執(zhí)行請(qǐng)求CPU為之服務(wù)的內(nèi)、外部事件的服務(wù)程序，待該服務(wù)程序執(zhí)行完后，又返回到被中止的程序中繼續(xù)運(yùn)行的過程。80x86的中斷系統(tǒng)可處理256種個(gè)中斷源。這些中斷源可分為兩大類：外部中斷（硬件中斷）和內(nèi)部中斷（軟件中斷）2、外部中斷：（1）可屏蔽中斷INTR：受CPU中斷允許標(biāo)志位IF的控制，即IF=1時(shí)，CPU才能響應(yīng)INTR引腳上的中斷請(qǐng)求。（2）非屏蔽中斷：非屏蔽中斷NMI信號(hào)連到CPU的NMI引腳，它不受CPU中斷允許標(biāo)志位IF的控制；

3、內(nèi)部中斷（軟件中斷，由于80X86內(nèi)部執(zhí)行程序出現(xiàn)異常引起的程序中斷）：除法錯(cuò)中斷、溢出中斷、INTn指令中斷、單步中斷、斷點(diǎn)中斷。4、中斷優(yōu)先級(jí)（由高到低）：1除法錯(cuò)、溢出、INTn指令、斷點(diǎn)中斷；2、非屏蔽中斷3、可屏蔽中斷INTR；4、單步中斷。

5、中斷向量表是存放中斷服務(wù)程序入口地址的表格。它存放于系統(tǒng)內(nèi)存的最低端，共1024個(gè)字節(jié)，每4個(gè)字節(jié)存放一個(gè)中斷服務(wù)程序的入口地址。

CPU響應(yīng)中斷后，將中斷類型號(hào)×4，在中斷向量表中“查表”得到中斷服務(wù)程序入口地址，分別送CS和IP，從而轉(zhuǎn)入中斷服務(wù)程序。

擴(kuò)展閱讀：微機(jī)原理知識(shí)點(diǎn)總結(jié)

微機(jī)原理復(fù)習(xí)總結(jié)

第1章基礎(chǔ)知識(shí)

計(jì)算機(jī)中的數(shù)制BCD碼

與二進(jìn)制數(shù)11001011B等值的壓縮型BCD碼是11001011B。F第2章微型計(jì)算機(jī)概論

計(jì)算機(jī)硬件體系的基本結(jié)構(gòu)

計(jì)算機(jī)硬件體系結(jié)構(gòu)基本上還是經(jīng)典的馮諾依曼結(jié)構(gòu)，由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備5個(gè)基本部分組成。

計(jì)算機(jī)工作原理

1.計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備5個(gè)基本部分組成。2.數(shù)據(jù)和指令以二進(jìn)制代碼形式不加區(qū)分地存放在存儲(chǔ)器重，地址碼也以二進(jìn)制形式;計(jì)算機(jī)自動(dòng)區(qū)

分指令和數(shù)據(jù)。

3.編號(hào)程序事先存入存儲(chǔ)器。微型計(jì)算機(jī)系統(tǒng)

是以微型計(jì)算機(jī)為核心，再配以相應(yīng)的外圍設(shè)備、電源、輔助電路和控制微型計(jì)算機(jī)工作的軟件而構(gòu)成的完整的計(jì)算機(jī)系統(tǒng)。

微型計(jì)算機(jī)總線系統(tǒng)

數(shù)據(jù)總線DB（雙向）、控制總線CB（雙向）、地址總線AB（單向）；8086CPU結(jié)構(gòu)

包括總線接口部分BIU和執(zhí)行部分EUBIU負(fù)責(zé)CPU與存儲(chǔ)器,，輸入/輸出設(shè)備之間的數(shù)據(jù)傳送，包括取指令、存儲(chǔ)器讀寫、和I/O讀寫等操作。

EU部分負(fù)責(zé)指令的執(zhí)行。

存儲(chǔ)器的物理地址和邏輯地址物理地址＝段地址后加4個(gè)0（B）＋偏移地址＝段地址×10（十六進(jìn)制）＋偏移地址邏輯段：

1).可開始于任何地方只要滿足最低位為0H即可2).非物理劃分3).兩段可以覆蓋

1、8086為16位CPU，說明（A）

A.8086CPU內(nèi)有16條數(shù)據(jù)線B.8086CPU內(nèi)有16個(gè)寄存器C.8086CPU內(nèi)有16條地址線D.8086CPU內(nèi)有16條控制線解析：8086有16根數(shù)據(jù)線，20根地址線；2、指令指針寄存器IP的作用是（A）

A.保存將要執(zhí)行的下一條指令所在的位置B.保存CPU要訪問的內(nèi)存單元地址C.保存運(yùn)算器運(yùn)算結(jié)果內(nèi)容D.保存正在執(zhí)行的一條指令3、8086CPU中，由邏輯地址形成存儲(chǔ)器物理地址的方法是（B）A.段基址+偏移地址B.段基址左移4位+偏移地址C.段基址*16H+偏移地址D.段基址*10+偏移地址

4、8086系統(tǒng)中，若某存儲(chǔ)器單元的物理地址為2ABCDH，且該存儲(chǔ)單元所在的段基址為2A12H，則該

存儲(chǔ)單元的偏移地址應(yīng)為（0AADH）。第3章8086指令系統(tǒng)與尋址方式尋址方式

立即尋址MOVAX,1090H將1090H送入AX,AH中為10H,AL中為90H寄存器尋址MOVBX，AX將AX的內(nèi)容送到BX中

直接尋址指令中給出操作數(shù)所在存儲(chǔ)單元的有效地址，為區(qū)別立即數(shù)，有效地址用”[]”括

起。

例:MOVBX,[3000H]將DS段的33000H和33001H單元的內(nèi)容送BX

(設(shè)DS為3000H)

寄存器間接尋址把內(nèi)存操作數(shù)的有效地址存儲(chǔ)于寄存器中，指令給出存放地址的寄存器名。為區(qū)別寄存器尋址，寄存器名用”[]”括起。些寄存器可以為BX、BP、SI和DI。例：MOVAX,[SI]

物理地址=DS*10H+SI或DI或BX物理地址=SS*10H+BP

寄存器相對(duì)尋址操作數(shù)的有效地址分為兩部分，一部分存于寄存器中，另一部分以偏移量的方式直接在指令中給出。例：MOVAL,8[BX]

物理地址=DS*10H+BX+偏移量

基址變址尋址操作數(shù)的有效地址分為兩部分，一部分存于基址寄存器中（BX/BP），另一部分存于變址寄存器中（SI/DI）例：MOVAL,[BX][DI]物理地址=DS*10H+BX+DI相對(duì)基址變址尋址操作數(shù)的有效地址分為兩部分，一部分存于基址寄存器中（BX/BP），一部

分存于變址寄存器中（SI/DI）,一部分以偏移量

例：MOVAL,8[BX][DI]物理地址=DS*10H+BX+DI+偏移量PUSH/POP

指令格式：PUSH源操作數(shù)/POP目的操作數(shù)實(shí)現(xiàn)功能：完成對(duì)寄存器的值的保存和恢復(fù)

在執(zhí)行PUSH指令時(shí)，堆棧指示器SP自動(dòng)減2；然后，將一個(gè)字以源操作數(shù)傳送至棧頂。POP指令是將SP指出的當(dāng)前堆棧段的棧頂?shù)囊粋�(gè)操作數(shù)，傳送到目的操作數(shù)中，然后，SP自動(dòng)加2，指向新的棧頂。

PUSH指令的操作方向是從高地址向低地址，而POP指令的操作正好相反壓棧指令PUSH執(zhí)行過程：(SP）←（SP）-2

（SP）-1←操作數(shù)高字節(jié)（SP）-2←操作數(shù)低字節(jié)出棧指令POP執(zhí)行過程：（SP）操作數(shù)低字節(jié)（SP）+1操作數(shù)高字節(jié)(SP）←（SP）+2

按后進(jìn)先出的次序進(jìn)行傳送的,因此,保存內(nèi)容和恢復(fù)內(nèi)容時(shí),要按照對(duì)稱的次序執(zhí)行一系列壓入指令和彈出指令.例如:

PUSHDSPUSHES

POPES

POPDS

I/O指令I(lǐng)NOUT

格式：INAL/AX，端口OUT端口，AL/AX

直接尋址:直接給出8位端口地址，可尋址256個(gè)端口(0-FFH)

間接尋址:16位端口地址由DX指定，可尋址64K個(gè)端口(0-FFFFH)

INAX,50H;將50H、51H兩端口的值讀入AX，50H端口的內(nèi)容讀入AL，51H端口的內(nèi)容讀AH

INAX,DX從DX和DX+1所指的兩個(gè)端口中讀取一個(gè)字，低地址端口中的值讀入AL中，高地址端口中的值讀入AH中

OUT44H,AL將AL的內(nèi)容輸出到地址為44H的端口

1、下列語句中語法有錯(cuò)誤的語句是（B）A.INAL,DXB.OUTAX,DXC.INAX,DXD.OUTDX,AL2、執(zhí)行PUSHAX指令時(shí)將自動(dòng)完成（B）A.SP←SP-1,SS:[SP]←ALC.SP←SP+1,SS:[SP]←ALSP←SP-1,SS:[SP]←AHSP←SP+1,SS:[SP]←AHB.SP←SP-1,SS:[SP]←AHD.SP←SP+1,SS:[SP]←AHSP←SP-1,SS:[SP]←ALSP←SP+1,SS:[SP]←AL3、MOVAX,[BP][SI]的源操作數(shù)的物理地址是（C）

A.10H*DS+BP+SIB.10H*ES+BP+SIC.10H*SS+BP+SID.10H*CS+BP+SI

4、操作數(shù)在I/O端口時(shí)，當(dāng)端口地址（>255）時(shí)必須先把端口地址放在DX中，進(jìn)行間接尋址。第4章匯編語言程序設(shè)計(jì)

程序的編輯、匯編及連接過程

匯編語言的程序一般要經(jīng)過編輯源程序、匯編（MASM或ASM）、連接（LINK）和調(diào)試（DEBUG）這些步驟

第5章8086的總線操作與時(shí)序8086/8088工作模式8086/8088典型時(shí)序1、兩種工作模式兩種組態(tài)利用MN/MX*引腳區(qū)別

MN/MX*接高電平為最小模式MN/MX*接低電平為最大模式

兩種組態(tài)下的內(nèi)部操作并沒有區(qū)別

兩種組態(tài)構(gòu)成兩種不同規(guī)模的應(yīng)用系統(tǒng)最小組態(tài)模式

構(gòu)成小規(guī)模的應(yīng)用系統(tǒng)，8086本身提供所有的系統(tǒng)總線信號(hào)。

最大組態(tài)模式

構(gòu)成較大規(guī)模的應(yīng)用系統(tǒng)，例如可以接入數(shù)值協(xié)處理器8087

8086和總線控制器8288共同形成系統(tǒng)總線信號(hào)，在最大工作模式中，總是包含兩個(gè)以上

總線主控設(shè)備。

2、典型時(shí)序

總線周期是指CPU通過總線操作與外部（存儲(chǔ)器或I/O端口）進(jìn)行一次數(shù)據(jù)交換的過程所需要時(shí)

間。總線周期如：存儲(chǔ)器讀周期、存儲(chǔ)器寫周期，I/O讀周期、I/O寫周期�？偩�周期一般有4個(gè)時(shí)鐘周期T1，T2,T3,T4組成。

指令周期是指一條指令經(jīng)取指令、譯碼、讀寫操作數(shù)到執(zhí)行完成的過程所需要時(shí)間。8088的基本總線周期需要4個(gè)時(shí)鐘周期4個(gè)時(shí)鐘周期編號(hào)為T1、T2、T3和T4總線周期中的時(shí)鐘周期也被稱作“T狀態(tài)”時(shí)鐘周期的時(shí)間長度就是時(shí)鐘頻率的倒數(shù)當(dāng)需要延長總線周期時(shí)需要插入等待狀態(tài)Tw3、（1）存儲(chǔ)器寫總線周期

T1狀態(tài)輸出20位存儲(chǔ)器地址A19～A0IO/M*輸出低電平，表示存儲(chǔ)器操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址

T2狀態(tài)輸出控制信號(hào)WR*和數(shù)據(jù)D7～D0T3和Tw狀態(tài)檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)完成數(shù)據(jù)傳送

（2）I/O寫總線周期T1狀態(tài)輸出16位I/O地址A15～A0IO/M*輸出高電平，表示I/O操作；

ALE輸出正脈沖，表示復(fù)用總線輸出地址

T2狀態(tài)輸出控制信號(hào)WR*和數(shù)據(jù)D7～D0T3和Tw狀態(tài)檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)完成數(shù)據(jù)傳送

（3）存儲(chǔ)器讀總線周期

T1狀態(tài)輸出20位存儲(chǔ)器地址A19～A0IO/M*輸出低電平，表示存儲(chǔ)器操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)輸出控制信號(hào)RD*

T3和Tw狀態(tài)檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送

（4）I/O讀總線周期

T1狀態(tài)輸出16位I/O地址A15～A0IO/M*輸出高電平，表示I/O操作；

ALE輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)輸出控制信號(hào)RD*

T3和Tw狀態(tài)檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送

第6章存儲(chǔ)器系統(tǒng)隨機(jī)存儲(chǔ)器RAM(randomAccessmemory)存儲(chǔ)器中的信息能讀能寫，且對(duì)存儲(chǔ)器中任一單元的讀或?qū)懖僮魉�需要的時(shí)間基本是一樣的。斷電后，RAM中的信息即消失只讀存儲(chǔ)器ROM(readonlymemory)用戶在使用時(shí)只能讀出其中信息，不能修改或?qū)懭胄碌男畔ⅲ瑪嚯姾�，其信息不�?huì)消失。主存儲(chǔ)器設(shè)計(jì)字?jǐn)U展地址空間的擴(kuò)展。芯片每個(gè)單元中的字長滿足，但單元數(shù)不滿足擴(kuò)展原則：每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端分別引出，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的地址范圍位擴(kuò)展當(dāng)構(gòu)成內(nèi)存的存儲(chǔ)器芯片的字長小于內(nèi)存單元的字長時(shí)，就要進(jìn)行位擴(kuò)展，使每個(gè)單元的字長滿足要求位擴(kuò)展方法：將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出連接至數(shù)據(jù)總線的不同位上字位擴(kuò)展:若已有存儲(chǔ)芯片的容量為L×K，要構(gòu)成容量為M×N的存儲(chǔ)器，需要的芯片數(shù)為：（M/L）×（N/K）片選信號(hào)的產(chǎn)生：全譯碼、部分譯碼、線性譯碼。全譯碼:片選信號(hào)由地址線所有不在存儲(chǔ)器的地址譯碼產(chǎn)生。（地址唯一）部分譯碼：片選信號(hào)不是由地址中所有不在存儲(chǔ)器上的地址譯碼產(chǎn)生。（地址不唯一，一個(gè)單元可能有多個(gè)地址）線性譯碼：以不在存儲(chǔ)器上的高位地址線直接作為存儲(chǔ)器芯片的片選信號(hào)。（地址不唯一）存儲(chǔ)容量是指一塊存儲(chǔ)芯片上所能存儲(chǔ)的二進(jìn)制位數(shù)。假設(shè)存儲(chǔ)芯片的存儲(chǔ)單元數(shù)是M，一個(gè)存儲(chǔ)單元所存儲(chǔ)的信息的位數(shù)是N，則其存儲(chǔ)容量為M×N。1、如圖是某一8088系統(tǒng)的存儲(chǔ)器連接圖，試確定其中各芯片的地址空間

D7D0WRRDVccA17IO/MA19A18A16A15A14A13A0A12A0CE2CE11#6264WEOED7D0A12A0CE2CE12#6264WEOED7D0A13A0CE27128OED7D0G1Y0G2A≥1G2BCY4BA74LS1381≥1≥1A13Vcc

解：（1）27128是ROM，沒有WR，Y0＝0選中該片；

該片14條地址線，其基本地址00000000000000~11111111111111；高6位：A19A18＝00；A17＝1；A16A15A14＝000

所以27128地址范圍：0010000000000000000000100011111111111111即201*0H23FFFH解：（2）6264是SRAM，13條地址線，用2片，基本地址0000000000000~1111111111111；1＃6264的高7位：A13＝0且Y4＝0有效選中此片，則A16A15A14＝100；A19A18＝0；A17＝1；1＃6264地址范圍：0011000000000000000000110001111111111111即30000H31FFFH2＃6264的高7位：A13＝1且Y4＝0有效選中此片則A16A15A14＝100；A19A18＝00；A17＝1；2＃6264地址范圍：0011001000000000000000110011111111111111即3201*H33FFFH

1、256KB的SRAM有8條數(shù)據(jù)線，有（B）條地址線A.8B.18C.10D.24解析：256KB=2的18次方B,所以需要18條地址線2、在內(nèi)存儲(chǔ)器組織中用全譯碼方式，存儲(chǔ)單元地址有重復(fù)地址值。F（P211）第7章基本輸入輸出接口I/O接口電路的典型結(jié)構(gòu)CPU數(shù)據(jù)總線DBI/O接口電數(shù)據(jù)信息數(shù)據(jù)寄存器地址總線AB控制總線CB狀態(tài)信息外設(shè)狀態(tài)寄存器控制信息控制寄存器

CPU與外設(shè)之間的數(shù)據(jù)傳輸方式

無條件傳送方式、查詢傳送方式、中斷方式、DMA方式。傳送方式的比較：

無條件傳送：慢速外設(shè)需與CPU保持同步查詢傳送：簡單實(shí)用，效率較低

中斷傳送：外設(shè)主動(dòng)，可與CPU并行工作，但每次傳送需要大量額外時(shí)間開銷

DMA傳送：DMAC控制，外設(shè)直接和存儲(chǔ)器進(jìn)行數(shù)據(jù)傳送，適合大量、快速數(shù)據(jù)傳送

DMA控制器8237A

8237工作方式：單字節(jié)傳送方式DMA傳送類型DMA讀DMA寫

DMA控制器8237A

數(shù)據(jù)塊傳送方式請(qǐng)求傳送方式

DMA檢驗(yàn)

級(jí)連方式

每個(gè)8237A芯片有4個(gè)DMA通道，就是有4個(gè)DMA控制器；每個(gè)DMA通道具有不同的優(yōu)先權(quán)；每個(gè)DMA通道可以分別允許和禁止；每個(gè)DMA通道有4種工作方式；一次傳送的最大長度可達(dá)64KB；多個(gè)8237A芯片可以級(jí)連，擴(kuò)展通道數(shù)

簡述CPU與外設(shè)之間的數(shù)據(jù)傳輸方式有哪幾種？

第8章中斷控制接口中斷的基本概念：所謂“中斷”是指CPU終止正在執(zhí)行的程序，專區(qū)執(zhí)行請(qǐng)求CPU為之服務(wù)的內(nèi)、外部事件的服務(wù)程序，待服務(wù)程序執(zhí)行完后，又返回被中止的程序繼續(xù)運(yùn)行的過程。常見的中斷源有：（1）外部設(shè)備的請(qǐng)求（2）由硬件故障引起的（3）實(shí)時(shí)時(shí)鐘（4）由軟件引起的中斷處理過程：1.中斷請(qǐng)求2中斷判優(yōu)3中斷響應(yīng)（通常包括：保留斷點(diǎn)地址、關(guān)閉中斷允許、轉(zhuǎn)入中斷服務(wù)程序）4.中斷處理（1.保護(hù)現(xiàn)場2.執(zhí)行中斷服務(wù)3.恢復(fù)現(xiàn)場）5.中斷返回8088CPU的中斷系統(tǒng)INTn指令NMI非屏蔽中斷請(qǐng)求CPU中斷邏輯INTRIR0IRIRIR可1屏蔽2中斷3請(qǐng)求8259A中斷控制器INT3指令I(lǐng)NTO指令除法錯(cuò)誤單步中斷IR4軟件中斷IR硬件中斷圖8086中斷源

查詢中斷的順序（由高到低）

軟件中斷除法錯(cuò)誤中斷、指令中斷INTn、溢出中斷INTo非屏蔽中斷NMI可屏蔽中斷INTR單步中斷

8088的中斷向量表

中斷向量表：中斷服務(wù)程序的入口地址（首地址）的表格中斷服務(wù)程序的入口地址=中斷類型號(hào)*4

邏輯地址含有段地址CS和偏移地址IP（32位）

每個(gè)中斷向量的低字是偏移地址、高字是段地址，需占用4個(gè)字節(jié)8088微處理器從物理地址000H開始，依次安排各個(gè)中斷向量，向量號(hào)也從0開始256個(gè)中斷占用1KB區(qū)域，就形成中斷向量表

8259A的中斷工作過程和工作方式工作方式

1.中斷嵌套方式（全嵌套方式、特殊嵌套方式）

2.循環(huán)優(yōu)先方式（優(yōu)先級(jí)自動(dòng)循環(huán)方式、優(yōu)先權(quán)特殊循環(huán)方式）3.中斷屏蔽方式（普通中斷屏蔽方式、特殊中斷屏蔽方式）

4．結(jié)束中斷處理方式（自動(dòng)中斷結(jié)束方式、非自動(dòng)中斷結(jié)束方式）5．程序查詢方式

6．中斷請(qǐng)求觸發(fā)方式（邊沿觸發(fā)方式、電平觸發(fā)方式）8259A的中斷工作過程（？）

8259A的編程包括初始化命令I(lǐng)CW1~ICW4和操作命令字OCW1~OCW3初始化命令字規(guī)則：必須按照ICW1～I(xiàn)CW4順序?qū)懭�，ICW1和ICW2是必須送的ICW3和ICW4由工作方式?jīng)Q定

8259A的級(jí)聯(lián):n片級(jí)聯(lián)可以控制7n-1個(gè)中斷1、8086CPU響應(yīng)中斷請(qǐng)求的時(shí)刻是在（B）

A.執(zhí)行完正在執(zhí)行的程序以后B.執(zhí)行完正在執(zhí)行的指令后C.執(zhí)行完正在執(zhí)行的機(jī)器周期以后D.執(zhí)行完本時(shí)鐘周期以后2、8086的中斷向量表（B）

A.用于存放中斷類型碼B.用于存放中斷服務(wù)程序入口地址C.是中斷服務(wù)程序的入口D.是斷點(diǎn)

3、若可屏蔽中斷類型號(hào)為32H，則它的中斷向量應(yīng)存放在（C）開始的4個(gè)字節(jié)單元中A.00032HB.00128HC.000C8HD.00320H4、8259A中斷屏蔽寄存器為（B）A.IRRB.IMRC.ISRD.PR5、INTn指令中斷是（C）

A．由外部設(shè)備請(qǐng)求產(chǎn)生B.由系統(tǒng)斷電引起的C．通過軟件調(diào)用的內(nèi)部中斷D.可用IF標(biāo)志位屏蔽的6、某8086微機(jī)系統(tǒng)的RAM存儲(chǔ)單元中，從0000H：0060H開始依次存放23H、45H、67H和89H四個(gè)字節(jié)，相應(yīng)的中斷類型碼為（B）A.15HB.18HC.60HD.C0H

解析：開始的物理地址為0000H+0060H=60H,60H=中斷類型號(hào)*4

7、8086CPU可屏蔽中斷INTR的中斷請(qǐng)求信號(hào)為高電平有效。T

8、中斷向量在中斷向量表中存放格式為：較低地址單元中存CS，較高地址單元中存放IP。F

9、若中斷向量表從0200H開始的連續(xù)4個(gè)單元中存放某中斷服務(wù)程序入口地址，那么相應(yīng)的中斷類型號(hào)為（80H）

10、8259A的4個(gè)初始化命令字ICW1~ICW4的寫入方法為順序?qū)懭耄�其中（ICW1\\2）為必須寫，

（ICW3\\4）為選寫初始化命令字

11、80x86的中斷系統(tǒng)有哪幾種類型中斷？其優(yōu)先次序如何？12、簡述80X86CPU可屏蔽中INTR的中斷過程？

第9章定時(shí)計(jì)數(shù)控制接口

8253的6種工作方式方式0計(jì)數(shù)結(jié)束產(chǎn)生中斷方式1可重觸發(fā)單穩(wěn)態(tài)方式方式2頻率發(fā)生器方式3方波發(fā)生器

方式4軟件觸發(fā)的選通信號(hào)發(fā)生器方式5硬件觸發(fā)的選通信號(hào)發(fā)生器8253的編程寫入控制字

寫入計(jì)數(shù)初值（計(jì)算公式t=1/f*TC;t定時(shí)時(shí)間、TC計(jì)數(shù)初值、f輸入時(shí)鐘頻率）讀取計(jì)數(shù)值

看例題9.1(p265)9.3(p270)分析+編程必考（P260控制字格式）

圖。8253A控制字格式

8255A的工作方式和編程方式0：基本輸入輸出方式

適用于無條件傳送和查詢方式的接口電路

方式1：選通輸入輸出方式

適用于查詢和中斷方式的接口電路

方式2：雙向選通傳送方式

適用于雙向傳送數(shù)據(jù)的外設(shè)

適用于查詢和中斷方式的接口電路

圖8255A方式選擇控制字

圖9.138255A端口C置位復(fù)位控制字

8255A的應(yīng)用

1、8253/8254的十進(jìn)制計(jì)數(shù)方式比二進(jìn)制計(jì)數(shù)方式的最大計(jì)數(shù)范圍小。T

解析：選擇二進(jìn)制時(shí)計(jì)數(shù)值范圍：0000H～FFFFH0000H是最大值，代表65536選擇十進(jìn)制（BCD碼）計(jì)數(shù)值范圍：0000～99990000代表最大值10000

2、在對(duì)8253初始化時(shí)，需要向控制寄存器寫入方式控制字，向（計(jì)數(shù)通道）寫入計(jì)數(shù)e初值。3、若8253的某一計(jì)數(shù)器用于輸出方波，該計(jì)數(shù)器應(yīng)工作在（方式3）。若該計(jì)數(shù)器的輸入頻率為1MHz，輸出方波頻率為5kHz，則計(jì)數(shù)初值為（200）。

moval,82hout83h,al；8255的初始化，設(shè)置端口A為方式0輸入、端口B為方式0輸出next:inal,81h；讀取端口B的數(shù)據(jù)notal；低兩位取反，閉合0變?yōu)?andal,03h;屏蔽掉高6位，變?yōu)?

andal,03h

cmpal,01h；jzone；若等值跳轉(zhuǎn)到0顯示程序

cmpal,02h或者

jztwo；若等值跳轉(zhuǎn)到1顯示程序cmpal,03hjzexit；若同時(shí)按下跳轉(zhuǎn)到中止程序

jmpnext；若未按下鍵盤則返回到NEXT重新檢測one:moval,3fhout80h,aljmpnext；0顯示程序two:moval,06h；或30Hout80h,aljmpnext；1顯示程序exit:movah,4chint21h；中止程序

第10章串行通信接口

串行通信與并行通信

串行通信：利用一條傳輸線將數(shù)據(jù)一位一位按順序分時(shí)傳輸。并行通信：利用多根傳輸線，將多為數(shù)據(jù)同時(shí)進(jìn)行傳輸。異步串行通信協(xié)議

圖為異步傳輸?shù)臄?shù)據(jù)幀格式，每幀包括：一個(gè)起始位（低電平）、5~8個(gè)數(shù)據(jù)位、1個(gè)可選的奇偶校驗(yàn)位、1~2個(gè)停止位（高電平）。傳輸時(shí)低位在前，高位在后。串行通信中的傳輸模式

何謂并口？何謂串口？它們各自的特點(diǎn)是什么？

第11章模數(shù)接口

D/A轉(zhuǎn)換的基本原理:Vout＝－（D/2^n）×VREF

DAC0832的工作方式：直通方式單緩沖方式雙緩沖方式單極性電壓輸出：Vout＝－Iout1×Rfb＝－（D/2^8）×VREF雙極性電壓輸出：Vout2＝[（D－2^7）/2^7）]×VREFADC0809的轉(zhuǎn)換公式

友情提示：本文中關(guān)于《微機(jī)原理總結(jié)》給出的范例僅供您參考拓展思維使用，微機(jī)原理總結(jié)：該篇文章建議您自主創(chuàng)作。

來源：網(wǎng)絡(luò)整理 免責(zé)聲明：本文僅限學(xué)習(xí)分享，如產(chǎn)生版權(quán)問題，請(qǐng)聯(lián)系我們及時(shí)刪除。

《微機(jī)原理總結(jié)》由互聯(lián)網(wǎng)用戶整理提供,轉(zhuǎn)載分享請(qǐng)保留原作者信息,謝謝!
鏈接地址：http://www.weilaioem.com/gongwen/747471.html

• 上一篇：電路知識(shí)點(diǎn)總結(jié)
• 下一篇：電路知識(shí)點(diǎn)總結(jié)