MATLAB實訓(xùn)小結(jié)

實訓(xùn)小結(jié)

為期一周的MATLAB實訓(xùn)在學(xué)習(xí)與忙碌中度過了，時間雖短，但我們卻真真切切的學(xué)到了知識，在現(xiàn)實工作中可以運用的知識。

在第一節(jié)課，我們便了解到MATLAB是世界上最流行的、應(yīng)用最廣泛的工程計算和仿真軟件，它將計算、可視化和編程等功能同時集于一個易于開發(fā)的環(huán)境。MATLAB主要應(yīng)用于數(shù)學(xué)計算、系統(tǒng)建模與仿真、數(shù)學(xué)分析與可視化、科學(xué)與工程繪圖和用戶界面設(shè)計等。對MATLAB的系統(tǒng)結(jié)構(gòu)和特點等，老師也向我們做出了大致的講解，同時，我們知道了MATLAB程序的一些最基本的應(yīng)用和運算，并能夠進(jìn)行一些簡單的編程。就這樣，實訓(xùn)的第一天大家都在期待和興奮中度過。

接下來的時間，主要是以大家自學(xué)和練習(xí)為主，老師進(jìn)行輔導(dǎo)和考察。在學(xué)習(xí)過程中，不懂的可以相互之間小聲的討論，也可向老師請教，但必須確保自己真正學(xué)到了知識，認(rèn)真的看書并進(jìn)行編程練習(xí)。一天的學(xué)習(xí)接近尾聲時，就是老師考察大家一天的收獲的時候了，老師總會出一些小題目讓大家編出它的程序，雖然有的題目對我們來說還是有些難度的，但是在老師的指點下我們還是編出程序的，當(dāng)我們看到自己編的程序運行正確時，總是會萬分的興奮，充滿成就感。

就這樣，僅僅一個星期的實訓(xùn)就結(jié)束了，雖然不能十分熟悉和運用MATLAB的所有程序，但是我們卻打下了一定的基礎(chǔ)，在以后，當(dāng)我們真正開始深入學(xué)習(xí)這門學(xué)問時，我們對它將不會再那么陌生，學(xué)起來也將輕松許多。這次實訓(xùn)為我們提供了一個很好的學(xué)習(xí)機會，唯一不足的就是時間有點短，我們不能在這段時間里學(xué)到更多的知識，因此，在這一周打下的基礎(chǔ)上，我們需要用自己的努力去自學(xué)，以獲取更多的知識。

知識是無窮無盡的，知識的獲取需要一顆上進(jìn)的心，老師將我們領(lǐng)進(jìn)了門，下面的路就應(yīng)該我們自己去走，即是充滿荊棘，也要努力奮斗往前沖。

擴展閱讀：MATLAB實訓(xùn)小結(jié)

一、實訓(xùn)小結(jié)為期一個星期的MATLAB實訓(xùn)已經(jīng)結(jié)束，雖然時間很短，但我還是從中學(xué)到了很多，對MATLAB有了一定的了解。Matlab是一個基于矩陣運算的軟件，它的運算功能非常強大，編程效率高，強大而智能化的作業(yè)圖功能，可擴展性強，simulink動態(tài)仿真功能，主要用于仿真、驗證、算法思想是否正確。在這段時間里，我們主要學(xué)習(xí)MATLAB的工具的使用，熟悉其最基礎(chǔ)的功能，鍛煉了我的實際動手能力。Help是MATLAB中最有效的命令。遇到問題，通常都可以借助help解決問題。老師一再給我們強調(diào)了help的重要性。下面是我對help的一些常用方法的總結(jié)：(1)命令窗口直接敲“help”，你就可以得到本地機器上matlab的基本的幫助信息。(2)對于某些不是很明確的命令，只知道大體所屬范圍，譬如說某個工具箱，直接在命令窗口中敲入helptoolboxname，一幫可以得到本工具箱有關(guān)的信息：版本號，函數(shù)名等。(3)知道函數(shù)名，直接用helpfunname就可以得到相應(yīng)的幫助信息。我覺得想要學(xué)好MATLAB是不容易的，這是一件需要持之以恒的事，必須要堅持不懈的學(xué)習(xí)，還需要敢于開口向別人請教，更需要我們勤于思考，勤于記憶，勤于動手。程序設(shè)計是實踐性和操作性很強的事情，需要我們親自動手。因此，我們應(yīng)該經(jīng)常自己動手實際操作設(shè)計程序，熟悉MATLAB的操作，這對提高我們的操作能力非常有效。在這幾天時間里，我僅僅是學(xué)了一點點皮毛，想要進(jìn)一步的學(xué)習(xí)，還需要我在以后的的實際運用里不斷地學(xué)習(xí)，改進(jìn)自己的不足之處，讓自己能夠有所進(jìn)步，有所成長。二、資料翻譯英文部分：TimeSeriesArraysAtimeseriesisanorderedsetofobservationsstoredinaMATLABarray.Therowsofthearraycorrespondtotime-taggedindices,orobservations,andthecolumnscorrespondtosamplepaths,independentrealizations,orindividualtimeseries.Inanygivencolumn,thefirstrowcontainstheoldestobservationandthelastrowcontainsthemostrecentobservation.Inthisrepresentation,atimeseriesarrayiscolumn-oriented.NoteSomeEconometricsToolboxfunctionscanprocessunivariatetimeseriesarraysformattedaseitherroworcolumnvectors.However,manyfunctionsnowstrictlyenforcethecolumn-orientedrepresentationofatimeseries.Toavoidambiguity,formatsinglerealizationsofunivariatetimeseriesascolumnvectors.Representingatimeseriesincolumn-orientedformatavoidsmisinterpretationofthearguments.ItalsomakesiteasierforyoutodisplaydataintheMATLABCommandWindow.Conditionalvs.UnconditionalVarianceThetermconditionalimpliesexplicitdependenceonapastsequenceofobservations.Thetermunconditionalappliesmoretolong-termbehaviorofatimeseries,andassumesnoexplicitknowledgeofthepast.TimeseriestypicallymodeledbyEconometricsToolboxsoftwarehaveconstantmeansandunconditionalvariancesbutnon-constantconditionalvariances.AutomatedHDLCodeGenerationHardwaredescriptionlanguage(HDL)codegenerationacceleratesthedevelopmentofapplication-specificintegratedcircuit(ASIC)andfieldprogrammablegatearray(FPGA)designsandbridgesthegapbetweensystem-leveldesignandhardwaredevelopment.Traditionally,systemdesignersandhardwaredevelopersuseHDLs,suchasveryhighspeedintegratedcircuit(VHSIC)hardwaredescriptionlanguage(VHDL)andVerilog,todevelophardwaredesigns.AlthoughHDLsprovideaprovenmethodforhardwaredesign,thetaskofcodingfilterdesigns,andhardwaredesignsingeneral,islaborintensiveandtheuseoftheselanguagesforalgorithmandsystem-leveldesignisnotoptimal.UsersoftheFilterDesignHDLCoderproductcanspendmoretimeonfine-tuningalgorithmsandmodelsthroughrapidprototypingandexperimentationandlesstimeonHDLcoding.Architectsanddesignerscanefficientlydesign,analyze,simulate,andtransfersystemdesignstohardwaredevelopers.Inatypicalusescenario,anarchitectordesignerusesFilterDesignToolboxGUIs(FDAToolorfilterbuilder)todesignafilter.Then,adesignerusestheFilterDesignHDLCoderGUIorcommand-lineinterfacetoconfigurecodegenerationoptionsandgenerateaVHDLorVerilogimplementationofthedesignandacorrespondingtestbench.ThegeneratedcodeadherestoacleanHDLcodingstylethatenablesarchitectsanddesignerstoquicklyaddresscustomizations,asneeded.Thetestbenchfeatureincreasesconfidenceinthecorrectnessofthegeneratedcodeandsavespotentialtimespentontestbenchimplementation.ExpectedUsersUsersoftheFilterDesignHDLCodersoftwarearesystemandhardwarearchitectsanddesignerswhodevelop,optimize,andverifyhardwaresignalfilters.ThesedesignersareexperiencedwithVHDLorVerilog,butcanbenefitgreatlyfromatoolthatautomatesHDLcodegeneration.TheFilterDesignHDLCoderinterfaceprovidesdesignerswithefficientmeansforcreatingtestsignalsandtestbenchesthatverifyalgorithms,validatingmodelsagainststandardreferencedesigns,andtranslatelegacyHDLdescriptionsintosystem-levelviews.Usersareexpectedtohaveprerequisiteknowledgeinthefollowingsubjectareas:HardwaredesignandsystemintegrationVHDLorVerilogHDLsimulatorsUsersarealsoexpectedtohaveexperiencewiththefollowingproducts:MATLABFilterDesignToolboxKeyFeaturesandComponentsKeyfeaturesoftheFilterDesignHDLCodersoftwareincludethefollowing:Graphicaluserinterface(GUI)accessiblefromFilterDesignandAnalysisTool(FDATool),filterbuilder,orMATLABcommandlineMATLABcommand-lineinterfaceSupportforthefollowingdiscrete-timefilterstructures時間序列的數(shù)組一個時間序列的有序集合,它包括帶有發(fā)音觀察儲存在一個MATLAB的數(shù)組。一排排的數(shù)組time-tagged對應(yīng)身體質(zhì)量指數(shù)、或觀察,柱與樣品的路徑,獨立意識,或個人時間序列。在任何給定的專欄,第一排最古老的觀察,包括最后一排包含最近的觀察。這表示、時間序列column-oriented陣列。注意：一些經(jīng)濟學(xué)工具箱中的音符可單變量的時間序列的功能或者格式化為數(shù)組的行或列向量。然而,許多功能現(xiàn)在嚴(yán)格執(zhí)行column-oriented表示的時間序列。為了避免含糊不清,格式的單變量的時間序列的單一作為柱向量。代表時間序列中避免誤解,column-oriented格式的觀點。它也能使你更容易顯示數(shù)據(jù)的MATLAB指揮的窗口。條件和無條件的方差這個學(xué)期有條件的暗示明確依賴過去序列的觀察報告。這個學(xué)期無條件的行為更長遠(yuǎn)的運用時間序列,并承擔(dān)任何明確的過去的知識。時間序列模擬軟件工具箱中的典型計量方式和有一定的差異,但非常條件方差無條件。自動化生成硬件描述語言的代碼硬件描述語言的代碼生成發(fā)展加速專用集成電路(ASIC)和現(xiàn)場可編程門陣列（FPGA）器件的設(shè)計和彌合系統(tǒng)設(shè)計及硬件的發(fā)展之間的差距。傳統(tǒng)上,系統(tǒng)設(shè)計者和硬件開發(fā)商使用HDLs,如高速集成電路(VHSIC)硬件描述語言(VHDL)和Verilog、開發(fā)硬件設(shè)計。雖然HDLs提供一個行之有效的方法,這個任務(wù)的硬件設(shè)計、軟件和硬件設(shè)計,編碼濾波器設(shè)計一般是勞動密集型行業(yè),使用這些語言的系統(tǒng)設(shè)計的算法,并不是最佳的。用戶過濾設(shè)計硬件描述語言(HDL)編碼器產(chǎn)品可以投入更多的時間于微調(diào)算法和模型,通過實驗和快速成型,少花些時間在高密度脂蛋白(HDL)的代碼。建筑師與設(shè)計者能夠有效地設(shè)計、分析、仿真系統(tǒng)的設(shè)計,并轉(zhuǎn)移到硬件開發(fā)商。在一個典型的使用情況下,建筑師和設(shè)計師用濾波器設(shè)計工具箱FDATool或filterbuilder(設(shè)計)的過濾。然后,設(shè)計師采用濾波器設(shè)計和命令行界面的硬件描述語言(HDL)編碼器GUI代碼生成選擇和配置產(chǎn)生一個硬件描述語言(VHDL)或Verilog設(shè)計和實施相應(yīng)的試驗臺。生成的代碼堅持一個精簡的硬件描述語言(HDL)的編碼風(fēng)格,使建筑師和設(shè)計師們迅速解決定制,所需要的產(chǎn)品。該試驗臺的功能增加信心的正確性,節(jié)省潛力產(chǎn)生代碼的執(zhí)行時間花在試驗臺。潛在用戶用戶過濾軟件系統(tǒng)的設(shè)計硬件描述語言(HDL)編碼器建筑師與設(shè)計者和硬件發(fā)展、優(yōu)化、驗證硬件信號濾光片。這些設(shè)計經(jīng)驗的地位和作用,但可以Verilog或者受益匪淺,自動化工具硬件描述語言(HDL)的代碼生成。過濾設(shè)計硬件描述語言(HDL)編碼器界面提供高效的設(shè)計師為創(chuàng)建測試信號和試驗驗證,驗證的長凳上對算法的模型,并將參考設(shè)計標(biāo)準(zhǔn)描述成硬件描述語言(HDL)的系統(tǒng)觀點遺留。用戶將有望知道下列各方面的知識：1.硬件設(shè)計,系統(tǒng)集成2.硬件描述語言(VHDL)或Verilog3.硬件描述語言（HDL）模擬器用戶還希望有產(chǎn)品有如下作用:1.MATLAB2.濾波器設(shè)計工具箱主要特點和組件：過濾軟件設(shè)計硬件描述語言(HDL)編碼器的主要特點如下:1.圖形用戶界面(GUI)可從濾波器的設(shè)計和分析工具(FDATool),filterbuilder或MATLAB命令行2.MATLAB的命令行界面3.支持以下的離散濾波器結(jié)構(gòu)。

友情提示：本文中關(guān)于《MATLAB實訓(xùn)小結(jié)》給出的范例僅供您參考拓展思維使用，MATLAB實訓(xùn)小結(jié)：該篇文章建議您自主創(chuàng)作。

來源：網(wǎng)絡(luò)整理 免責(zé)聲明：本文僅限學(xué)習(xí)分享，如產(chǎn)生版權(quán)問題，請聯(lián)系我們及時刪除。

《MATLAB實訓(xùn)小結(jié)》由互聯(lián)網(wǎng)用戶整理提供,轉(zhuǎn)載分享請保留原作者信息,謝謝!
鏈接地址：http://www.weilaioem.com/gongwen/582893.html

• 上一篇：MATLAB實訓(xùn)小結(jié)
• 下一篇：matlab實訓(xùn)小結(jié)